1: Disegni VHDL. - 1. 1 Biblioteca. - 1. 2 Pacchetto. - 1. 3 Entità. - 1. 4 Architettura. - 1. 5 Configurazione. - 2: Elementi primitivi 1+1 ?2. - 2. 1 Scalari e valori letterali di matrice. - 2. 2 nomi (identificatori). - 2. 3 Dichiarazioni di oggetti. - 2. 4 espressioni. - 3: Dichiarazioni sequenziali. - 3. 1 Istruzione PROCESS. - 3. 2 Istruzione di assegnazione delle variabili. - 3. 3 Dichiarazione di assegnazione sequenziale del segnale. - 3. 4 Dichiarazione IF. - 3. 5 Dichiarazione CASE. - 3. 6 Istruzione LOOP. - 3. 7 Dichiarazione SUCCESSIVA. - 3. 8 Dichiarazione EXIT. - 3. 9 Istruzione WAIT. - 3. 10 Istruzione ASSERT. - 3. 11 Sottoprogrammi. - 4: Tipi avanzati. - 4. 1 Tipi estesi. - 4. 2 array di tipi compositi. - 4. 3 Record di tipi compositi. - 4. 4 Dichiarazione alias. - 4. 5 tipi predefiniti: testo e righe. - 4. 6 tipi di accesso. - 5: Segnali e assegnazioni dei segnali. - 5. 1 Segnali strutturali nella netlisting. - 5. 2 Comunicazione di processo. - 5. 3 Banco di prova per la connessione processo/componente. - 5. 4 Dichiarazione del segnale. - 5. 5 Dichiarazioni della porta del segnale dell'entità. - 5. 6 Assegnazione del segnale in un processo. - 5. 7 Ritardo del segnale. - 5. 8 Pericoli per l'assegnazione sequenziale del segnale. - 5. 9 Ciclo di simulazione. - 5. 10 Istruzioni di simulazione e WAIT. - 5. 11 Elenco delle sensibilità. - 6: Dichiarazioni concorrenti. - 6. 1 Il processo. - 6. 2 assegnazioni di segnali simultanei. - 6. 3 Assegnazioni di segnali condizionali. - 6. 4 assegnazioni di segnali selezionate. - 6. 5 Chiamata di procedura simultanea. - 6. 6 Istruzioni BLOCK. - 7: VHDL strutturale. - 7. 1 Istanziazione di componenti utilizzando la notazione denominata. - 7. 2 Genera istruzione. - 7. 3 Gerarchia. - 7. 4 configurazioni. - 7. 5 Generici. - 8: Pacchetti e librerie. - 8. 1 Dichiarazioni costanti. - 8. 2 Costanti differite. - 8. 3 sottoprogrammi nei pacchetti. - 8. 4 Dichiarazioni dei componenti. - 8. 5 Nomi selezionati. - 8. 6 Dichiarazione USE. - 8. 7 Note generali sulle procedure nei pacchetti. - 8. 8 pacchetti tipici del fornitore. - 8. 9 Pacchetto IEEE 1164. - 9: Argomenti avanzati: Aggiunta di mele e arance. -9. 1 Sovraccarico. - 9. 2 funzioni di risoluzione e driver multipli. - 9. 3 attributi simbolici. - 10: VHDL e sintesi logica. - 10. 1 codice pronto per la sintesi. - 10. 2 Sintesi delle dichiarazioni CASE. - 10. 3 FOR Sintesi delle affermazioni. - 10. 4 Un sommatore a 4 bit. - 10. 5 Sintesi e l'istruzione WAIT. - 10. 6 macchine a stati in VHDL. - 10. 7 attributi predefiniti per la sintesi. - Parole riservate. - Esempi applicativi. - B. 1 distributore automatico di bevande Conta monetine. - B. 2 Descrizione strutturale di un'entità di progetto. - B. 3 Vipera di riporto. - Struttura e sintassi VHDL. - C. 1 Gerarchia del design. -Architetture. -Processi. -Sottoprogrammi. -Pacchetti. - C. 2 Dichiarazioni concorrenti. - Istruzione Block. - Istruzione di creazione di istanze del componente. - Dichiarazione di asserzione concorrente. - Chiamata di procedura simultanea. - Dichiarazione di assegnazione del segnale concorrente. - Genera istruzione. - Istruzione di processo. - C. 3 Affermazioni sequenziali. - Dichiarazione di asserzione. - Dichiarazione del caso. - Dichiarazione di uscita. - Dichiarazione if. - Istruzione loop. - Prossima dichiarazione. - Istruzione nulla. - Istruzione di chiamata di procedura. - Dichiarazione di ritorno. - Dichiarazione di assegnazione del segnale. - Dichiarazione di assegnazione delle variabili. - Dichiarazione di attesa. - C. 4 Specifiche. - Specifica degli attributi. - Specifica di configurazione. - C. 5 Clausole di libreria e USE. - Clausola LIBRARY. - Clausola USE. - C. 6 Dichiarazioni. - Dichiarazione alias. - Dichiarazione di attributo. - Dichiarazione del componente. - Dichiarazione costante. - Dichiarazione di file. - Dichiarazioni di segnale. - Dichiarazione del sottoprogramma. - Corpo del sottoprogramma. - Dichiarazione del sottotipo. - Dichiarazione del tipo. - Dichiarazione di variabili. - c. 7 unità bibliotecarie. - Corpo dell'architettura. - Dichiarazione di configurazione. - Dichiarazione dell'entità. - Corpo del pacchetto. - Dichiarazione del pacchetto. - C. 8 attributi predefiniti. - Attributi relativi agli array. - Attributi del segnale. - Attributi relativi al tipo. - Nuovi attributi in VHDL 92. - C. 9 Pacchetto STANDARD. - C. 10 TEXTIOPackage. Lingua: Inglese